(相關(guān)資料圖)

快科技7月3日消息，近日的VLSI 2023技術(shù)與電路研討會(huì)上，西安紫光國(guó)芯公開(kāi)發(fā)表技術(shù)論文《基于小間距混合鍵合和mini-TSV的135 GBps/Gbit 0.66 pJ/bit嵌入式多層陣列DRAM》，展示了西安紫光國(guó)芯在SeDRAM方向的最新突破。

本年度的VLSI會(huì)議共收到全球投稿632篇，最終錄取212篇，只有2篇來(lái)自中國(guó)內(nèi)地企業(yè)，其中1篇就是西安紫光國(guó)芯的貢獻(xiàn)的。

西安紫光國(guó)芯的新一代多層陣列SeDRAM，相較于上一代單層陣列結(jié)構(gòu)，主要采用了低溫混合鍵合技術(shù)(Hybrid Bonding)、微型硅穿孔(mini-TSV)堆積技術(shù)。

這種內(nèi)存的每Gbit(十億比特)由2048個(gè)數(shù)據(jù)接口組成，每個(gè)接口的數(shù)據(jù)速度都達(dá)到541Mbps，最終實(shí)現(xiàn)了業(yè)界領(lǐng)先的135 GBps/Gbit帶寬、0.66 pJ/bit能效，基于此實(shí)現(xiàn)了邏輯單元和DRAM陣列三維集成。

2020年，西安紫光國(guó)芯發(fā)布了第一代SeDRAM技術(shù)，之后實(shí)現(xiàn)了多款產(chǎn)品的大規(guī)模量產(chǎn)，而這次發(fā)布的新一代多層陣列SeDRAM技術(shù)，實(shí)現(xiàn)了更小的電容電阻、更大的帶寬和容量，可廣泛應(yīng)用于近存計(jì)算、大數(shù)據(jù)處理、高性能計(jì)算等領(lǐng)域。

（舉報(bào)）